2024-04-26 03:04:57
相应地,在CC模式下参考时钟的 抖动测试中,也会要求测试软件能够很好地模拟发送端和接收端抖动传递函数的影响。而 在IR模式下,主板和插卡可以采用不同的参考时钟,可以为一些特殊的不太方便进行参考 时钟传递的应用场景(比如通过Cable连接时)提供便利,但由于收发端参考时钟不同源,所 以对于收发端的设计难度要大一些(比如Buffer深度以及时钟频差调整机制)。IR模式下 用户可以根据需要在参考时钟以及PLL的抖动之间做一些折中和平衡,保证*终的发射机 抖动指标即可。图4.9是PCIe4.0规范参考时钟时的时钟架构,以及不同速率下对于 芯片Refclk抖动的要求。为什么PCI-E3.0的一致性测试码型和PCI-E2.0不一样?上海PCI-E测试测试流程
是用矢量网络分析仪进行链路标定的典型连接,具体的标定步骤非常多,在PCIe4.0 Phy Test Specification文档里有详细描述,这里不做展开。
在硬件连接完成、测试码型切换正确后,就可以对信号进行捕获和信号质量分析。正式 的信号质量分析之前还需要注意的是:为了把传输通道对信号的恶化以及均衡器对信号的 改善效果都考虑进去,PCIe3.0及之后标准的测试中对其发送端眼图、抖动等测试的参考点 从发送端转移到了接收端。也就是说,测试中需要把传输通道对信号的恶化的影响以及均 衡器对信号的改善影响都考虑进去。 上海PCI-E测试测试流程PCI-E4.0的标准什么时候推出?有什么变化?
并根据不同位置处的误码率绘制出类似眼图的分布图,这个分布图与很多误码仪中眼图扫描功能的实现原理类似。虽然和示波器实 际测试到的眼图从实现原理和精度上都有一定差异,但由于内置在接收芯片内部,在实际环 境下使用和调试都比较方便。PCIe4.0规范中对于Lane Margin扫描的水平步长分辨率、 垂直步长分辨率、样点和误码数统计等都做了一些规定和要求。Synopsys公司展 示的16Gbps信号Lane Margin扫描的示例。克劳德高速数字信号测试实验室
PCle5.0的链路模型及链路损耗预算在实际的测试中,为了把被测主板或插卡的PCIe信号从金手指连接器引出,PCI-SIG组织也设计了专门的PCIe5.0测试夹具。PCle5.0的这套夹具与PCle4.0的类似,也是包含了CLB板、CBB板以及专门模拟和调整链路损耗的ISI板。主板的发送信号质量测试需要用到对应位宽的CLB板;插卡的发送信号质量测试需要用到CBB板;而在接收容限测试中,由于要进行全链路的校准,整套夹具都可能会使用到。21是PCIe5.0的测试夹具组成。为什么PCI-E3.0开始重视接收端的容限测试?
要精确产生PCle要求的压力眼图需要调整很多参数,比如输出信号的幅度、预加重、 差模噪声、随机抖动、周期抖动等,以满足眼高、眼宽和抖动的要求。而且各个调整参数之间 也会相互制约,比如调整信号的幅度时除了会影响眼高也会影响到眼宽,因此各个参数的调 整需要反复进行以得到 一个比较好化的组合。校准中会调用PCI-SIG的SigTest软件对信号 进行通道模型嵌入和均衡,并计算的眼高和眼宽。如果没有达到要求,会在误码仪中进 一步调整注入的随机抖动和差模噪声的大小,直到眼高和眼宽达到参数要求。多个cpu socket的系统时,如何枚举的?吉林PCI-E测试项目
为什么PCI-E3.0的夹具和PCI-E2.0的不一样?上海PCI-E测试测试流程
综上所述,PCIe4.0的信号测试需要25GHz带宽的示波器,根据被测件的不同可能会 同时用到2个或4个测试通道。对于芯片的测试需要用户自己设计测试板;对于主板或者 插卡的测试来说,测试夹具的Trace选择、测试码型的切换都比前代总线变得更加复杂了;
在数据分析时除了要嵌入芯片封装的线路模型以外,还要把均衡器对信号的改善也考虑进 去。PCIe协会提供的SigTest软件和示波器厂商提供的自动测试软件都可以为PCle4. 0的测试提供很好的帮助。 上海PCI-E测试测试流程